谷歌声称其AI可以在6小时内设计出计算机芯片

科学家在谷歌的研究和谷歌芯片实现和基础设施团队描述了一个基于学习的方法，以芯片设计，可以从过去的经验中学习，提高随着时间的推移，成为更好的在生成架构来看不见的组件。他们声称它平均可以在6个小时内完成设计，这比人工研究需要花费数周的时间要快得多。

尽管这项工作并非完全新颖，它是基于Google工程师在3月发表的一篇论文中提出的技术，但它的先进性在于它意味着片上晶体管的放置可以在很大程度上实现自动化。如果Google研究人员的技术可以公开使用，那么它可以使现金短缺的初创公司开发自己的芯片用于AI和其他专门用途。而且，它可以帮助缩短芯片设计周期，从而使硬件更好地适应快速发展的研究。

“基本上，在设计过程中，您现在可以使用一些设计工具来进行一些布局，但是您需要人工布局和布线专家与这些设计工具一起进行很多次重复的迭代，” Dean在接受采访时表示。去年年底面试。“从您想要的设计开始，到实际上将其物理布局在芯片上，并在面积，功率和导线长度上有适当的限制，并满足所有设计角色或您正在执行的任何制造过程，这是一个数周的过程，” Dean说。“我们基本上可以拥有一个机器学习模型，该模型可以学习玩特定芯片的[组件]放置游戏。”

共同作者的方法旨在将逻辑门，存储器等的“网表”图放置在芯片画布上，以使该设计优化功率，性能和面积（PPA），同时遵守对布局密度和布线拥塞的限制。这些图的大小范围从成千上万个群集中的数百万个节点到数十亿个节点不等，通常，评估目标指标需要数小时到一天的时间。

研究人员设计了一个框架，该框架可以指导经过强化学习训练的代理商来优化芯片位置。（激励学习代理人通过奖励来实现目标；在这种情况下，代理人学习进行放置以使累积奖励最大化。）给定网表，要放置的当前节点的ID以及网表和在半导体技术方面，策略AI模型输出在可用放置位置上的概率分布，而价值模型则估算当前放置位置的预期收益。

在实践中，上述代理从空芯片开始依次放置组件，直到完成网表为止，直到代理波长（与功率和性能相关）的负加权总和和拥塞为负值时才收到奖励。列表（受密度约束）。为了指导代理选择首先放置哪些组件，请按大小递减的顺序对组件进行排序；首先放置较大的组件可减少以后没有可行放置的机会。

培训代理商需要创建一个10,000个芯片放置的数据集，其中输入是与给定放置相关的状态，而标签是放置的奖励（即，线长和拥塞）。研究人员通过首先选择五个不同的芯片网表来构建它，并应用AI算法为每个网表创建2,000个不同的布局。

在实验中，合著者报告说，当他们在更多芯片上训练框架时，他们能够加快训练过程并更快地产生高质量的结果。实际上，他们声称，与领先的基准相比，它在生产中的Google张量处理单元（TPU）（Google的定制设计的AI加速器芯片）上实现了卓越的PPA。

研究人员总结道：“与现有的从头开始优化每个新芯片的位置的方法不同，我们的工作利用从放置以前的芯片获得的知识来使其随着时间的推移变得更好。” “此外，我们的方法可以直接优化目标指标，例如线长，密度和拥塞，而无需像其他方法一样定义……这些函数的近似值。我们的公式不仅使新的成本函数在可用时易于整合，而且还使我们能够根据给定芯片模块的需求（例如，时序关键或功耗受限）来权衡它们的相对重要性。”